2004년 3월 3일… 프로젝트로 한창 바쁘고, 한창 머리 아프고..
웍은 미친듯이 돌아가고, 밤은 깊어가고.. 집에는 못가고..
정리안된 모듈의 인터페이스들마냥 정리안된 책상.. 덕지덕지 붙어있는 포스트잇… 식어버린 커피..
2004년 3월 3일 밤 10시 10분.
지금은 회사도 이사했고, 개인 PC도 바뀌었고.. 가습기도, 스탠드도 바뀌었군요..
하지만, 그 당시와 같은 웍, 같은 책상..
여전히 계속되는 아키텍쳐 설계, 모듈 설계 검증…
과연 2년이라는 시간이 저를 더 키워주었는지 모르곘습니다.
나태해지지 말아야겠습니다.
모든일이 다 그렇지만,
책을 본다는 것은 타이밍이 참 중요한 것 같습니다.
요즘에 느끼는 것인데, 예전에는 어렵고 지겹게만 느껴 졌던 책들을 다시 꺼내보면 정말 재미 있는 경우가 많군요.
그 부분에 대한 배경지식이 일천할때는 도대체 무슨 이야기인지 몰라서 흥미가 생기지 않고,
반대로 그 부분에 대해서 너무 잘 알때는 책이 너무 진부한것 처럼 느껴지지요.
물론, 소위 “개론서”라 말하는 기초 서적들은 동일한 일에 대하여 색다른 시각으로 풀어 놓는 경우가 많아서 여러 개론서를 즐겨읽곤 합니다만.. 이런건 대가들의 책에 한정된 일일꺼구요..
예전에 세종대왕은 책을 백번씩 읽는 것을 즐기셨다는데.. 백번까지는 안되더라도 시간이 지나며 두세번 읽어 보며 잊었던 것은 다시 생각해내고, 행간에 숨은 보석같은 정보를 캐내는 재미가 있습니다.
책장 속의 책을 한번 다시보세요..
오늘 소개드릴 책은 Ciletti의 verilog HDL 책들입니다.
실제로 제가 읽은 책은 Modeling, Synthesis, and Rapid Prototyping with the VERILOG (TM) HDL 과 Advanced Digital Design With the Verilog Hdl 의 두권입니다만, 최신간으로 Starter’s Guide to Verilog 2001 라는 책이 추가 되었더군요..
Ciletti의 책은 기본적으로 “참고서”적인 책입니다.
특히 “Modeling Synthesis… “라는 책은 거의 verilog HDL의 모든 기능에 충실한 책입니다. 다른말로, 처음 HDL을 다루는 분들께 적합다고, 내용도 많고.. 하다는 것이죠..
약간 다룰줄 아는 분은 그냥 문법이 헷깔리는 부분의 있을때 보기 좋습니다.
저같은 경우도 작업하다가 부록의 system task들을 간혹 참조하고 있습니다.
하지만, Advanced Digital Design with the Verilog HDL 책은 말 그대로 HDL에 대한 책이라기 보다는 설계에 대한.. 말은 Advanced인데, 실제적인 내용은 기본적인 디지탈 로직을 꾸미는 방법에 대하여 설명하고 있습니다. 대부분 ASIC하시는 분들은 거의 알만한 내용이므로, 크게 도움은 되지 않습니다.
하지만, 기초서들이 항상 그렇듯이 간혹 재미삼아 읽어보면 잊고 있던 기본기를 알려주는 즐거움도 있습니다. 아쉽게도, 다른 기초서들이 가지고 있는 다양한 언어로 같은 상황을 표현해주는 즐거움은 적죠.. 그냥 “참고서”니까요..
verilog 2001책은 “제가 읽지 않았음을 다시 알려드리고”, review의 내용만으로 보기에는 좀 그런책있거 같네요..
여하튼 Ciletti 아저씨의 책은 “참고서”로는 괜찮아요..
단, 즐거움이 있는 책은 아닙니다.
이상 끝!