다 그런건 아니지만, 소위 하드웨어 쟁이(특히 칩쟁이)라 불리는 사람들은 약간 소심한 경향이 있습니다.
칩이 한번 나갈때의 비용이 수억이라는 것과 소프트웨어처럼 patch를 통한 업데이트가 불가능하므로, 한번의 실수로 수억을 다시 날리고 Time-to-market에서 불리해진다는 점도 크게 작용하리라 생각합니다.
요즘 프로젝트가 막바지인데.. (그래서 포스팅도 뜸 합니다.. 정신적인 여유가 없어요..) 아직까지 functional coverage를 통한 검증 방법론이라는 것이 정확히 정해지지 않은지라.. 최대한 많은 테스트 벡터를 돌리고, 생각하고.. 그런 일을 반복하게 됩니다.
게다가 직급이 올라갈수록 더 깐깐하고 쫀쫀해져서(제가 그러네요..^^;), 예전에 있던 테스트 벡터가 돌았어도 계속 더 돌리고, 돌아가도 case cover가 안된건 아닐까 걱정하고, 또 만들고.. 또 돌리면서 걱정하고..
어찌보면 오히려 버그라도 나오면 기뻐하는 형국입니다.
금년 주요 계획이 몇 가지 있는데, 그중 한 가지가 검증 방법론을 제대로! 만드는 것입니다. 세상이 두 쪽이 나더라도 올해는 검증때문에 더이상 스트레스받으며, 야근하지 않는 환경을 만들어 볼랍니다.
아 졸려.. ㅡ.ㅡ
소심이라기 보다는 꼼꼼한 것 같기도…
이건 소심한 것도 꼼꼼한 것도 아녀~
이건 소심한 것도 꼼꼼한 것도 아녀~
^^;
꼼꼼한것보다는 소심한것이 맞는것 같아요.. 🙂
걱정만 많아지니 말입니다.
안녕하세요? ASIC&FPGA사이트 운영하고 있는 김세중 이라고 합니다. 혹시 기억하실 지 모르겠네요.
저는 지금 캐나다에 이민을 왔습니다.
한국에서 일자리가 별로 없어서 이민을 와서
3개월 정도 ATI에 계약직으로 다니다가 그만 두고
지금은 design verification 공부를 하고 있습니다.
RTL엔지니어 일이 별로 없어서 이쪽을 공부해서
이력서에 약간의 사기를 쳐서(?) 취업을 해보려고 합니다. 캐나다라서 일자리가 많지 않군요.
요즘 운영하시는 블로그에 들어와서 훌륭하신 글도
자주 보고 있습니다. 많은 도움이 되는 것 같습니다.
아시는 바와 같이 여기서는 RTL엔지니어 보다 DV엔지니어가 더 많이 필요하고 더 중요한 것 같습니다. 실제로 인원도 더 많은 것 같구요. 자주 방문 드리겠습니다.
그리고 시간이 되시면 저의 사이트에 방문하시어 고견 올려 주시면 더 좋겠구요.
건강하시고 목표 하신일 이루시기 바랍니다.
잘잘님 안녕하세요. 타지에 계셨군요.
요즘에 ASIC&FPGA사이트가 좀 한산했었는데, 다시 시작하시나 보군요.
자주 들르겠습니다.
관심분야가 DV쪽으로 변하셨군요! 저도 요즘의 주 관심사가 DV쪽이라서요. 좋은 정보를 많이 나눌기회가 있겠습니다. 🙂
아무래도 이쪽 분야가 잘되면 잘될수록 DV쪽이 점점더 중요해질테니까요..
새해 복 많이 받으세요~!