Tag Archives: verilog

EDA playground

오랫만에 포스팅하네요.

사실 그동안 심신을 지치게 했던 project를 마무리했기 때문에 비교적 가벼운 마음이 되었습니다.

오늘 소개할 것은 EDA playground 라는 사이트입니다.

http://www.edaplayground.com/home

 

그 동안 UVM이니 뭐니 이야기를 많이 했는데, 직장인 분들은 회사 밖에서는 뭔가를 할 수 없는 환경이라서 집에서는 간단한 공부하기도 쉽지 않았을 것입니다. (물론 능력 되시는 분들께서는 좋은 시뮬레이터를 사용하실 수 있으시겠지만 말이죠..)

위의 사이트에서 아주 간단한 예제 정도는 처리해 줄 수 있습니다.

물론, 개인적으로 환경을 구성하는 것이 속도나 관리 면에서 더 좋겠지만, 간단한 것 정도는 위의 사이트에서 파일들을 추가하고 테스트 해 보면 되니까 개인적으로는 비교적 쓸만 한 것 같습니다.

한 가지 단점(?)은 Waveform viewer가 GTKwave를 Web으로 보여주는 거라 써서 보는 거라.. 기능이 좀 약하고, 제어가 불편하다는 정도.. 그래도 대충 해보는데 문제는 없습니다.

제 생각에는 학부 수업 정도까지는 cover 하는데 별 문제가 없을 것으로 보이네요.

 

또하나, EDAplayground에 보면  이런 저런 예제들과 간단한 Verilog tutorial을 가지고 있으니, 초보자 분들께도 도움이 될 것으로 보입니다. (로그인도 Facebook 혹은 Google 계정으로 가능하고..)

오랫만에 괜찮은 사이트인 것 같습니다.

예전 코드을 읽으며..

요 몇일 예전에 퇴사하신 분이 만들었던 모듈들의 동작 분석이 필요해서 코드를 읽어볼 일이 생겼습니다.

평범한 VHDL과 verilog코딩인데 참 읽기가 어렵다는 생각이 들었습니다. 코드를 읽으면서 투덜거림도 몇번 하고.. 의심도 하고..

그런데, 내가 만들어둔 모듈도 분명 누군가 보면서, 읽기힘들다고 투덜거리지 않았을까.. 라는데 까지 생각이 미치니 갑자기 책임감이 더 커지는 느낌이었습니다.

“소프트웨어 개발에 있어서 프로그램작성에 들어가는 노력은 10%이며 나머지 90%는 이미 작성된 코드의유지보수, 디버깅, 문서화 작업”이므로, “좋은 프로그램은 쉽게 읽고 이해할 수 있는 것어야 한다”한다는 말이 진실로 다가옵니다. 또한, TeX과 문학적 프로그래밍 기법을 고안한 Knuth 교수의 ” 따라서, 컴퓨터 프로그래밍은 한 편의문학 작품을 창작해 내는예술 활동이다”라는 말에 공감하고 있구요. [이 문장의 대부분은 KTUG의 작은 나무님이 KLDP 공개 세미나에서 발표한 자료에서 발췌했습니다. http://hyunwuk.tistory.com/43 ]

제가, 합성의 효율을 높인다고 이상한 코드를 쓰는 것도 중요하지만 “읽기 쉬운 코드”를 쓰면서 합성 효율을 높일수도 있는 방법을 쓰는 것이 더 중요하겠습니다.
혹, 선택해야 한다면, 잘 쓰여진 주석과 의미 있는 신호 이름을 사용하는 것이 좋겠지요.

지금보다 미래를 위해서 여러가지를 안배한다는 것이 중요하다는 생각이 듭니다. 제가 이 생활을 계속하는 동안은 말입니다.