시납시스에서 저전력 분야에 대한 설계 세미나(실제적으로는 툴 소개겠지요?)가 있습니다.
작년에도 참가하긴 했었는데.. 작년과 비슷한 내용이 아닐까.. 라는 선입견이 약간 생깁니다.
시납시스의 저전력 세미나는 최신 경향을 받아들이기는 좋은데, 문제는 synopsys에서 제안하는 methodology를 지원하는 fab이 TSMC, UMC정도 밖에 없고.. 이 methodology를 지원하는 라이브러리를 사용하려면 추가 NRE를 내야 하는 경우가 많다는 점이겠지요. (즉, 대기업의 methodology team이 아니면 해당 기법을 바로 받아들이기가 상당히 어렵다는 말이 됩니다.)

그래도, 올해는 뭐가 바뀌었는지 궁금하기도 하고… 해서 가볼 확률이 상당히 높네요..

메일로 받은것인데.. 그대로 올립니다. 관심있으신 분은 참가신청을 하십시요.

09:00 ~ 09:20 Registration 09:20 ~ 09:30 Welcome 09:30 ~ 10:30 Synopsys Low-Power Solution Overview 10:30 ~ 11:00 Silicon-proven Low-Power Design Case Studies 11:00 ~ 11:15 Break 11:15 ~ 12:00 Advanced Low-Power Technology Overview 12:00 ~ 13:00 Lunch 13:00 ~ 14:15 Low-Power Design Tutorial including RTL Simulation and Synthesis, Physical Implementation; Analysis and Signoff 14:15 ~ 14:30 Break 14:30 ~ 15:15 Low-Power Design Tutorial (cont.) 15:15 ~ 15:45 Low-Power Design Solution Demo 15:45 ~ 16:00 Conclusion and Prize Drawing

Synopsys registration에 가서 보았더니, 이 세미나 이외에 5월 11일에 discovery 세미나가 잡혀있더군요. 거기에 VMM 세션이 있으니, 관심있으신 분은 참가하시면 되겠습니다. 해당 세미나도 곧 메일이 오겠지요..
이건 꼭 참가할 예정입니다. ^^; 뭐 회사에 별일 없어야 가능한 일이겠습니다만 말입니다.