Category Archives: News on SoC & IP design

Low Power VMM 공개

Leave a reply

가끔 올리는 짧은 소식 몇 가지.

1.

Synopsys에서 Low Power Verification Methodology Manual을 공개하였습니다
Solvnet ID가 있으시다면 누구라도 여기(http://www.vmmcentral.org/vmmlp)에서 다운 받으실 수 있습니다.

저는 다운만 받고 아직 훓어보지도 못해서 no comment입니다. ^^;

 

2.

Mentor가 OVM을 기반으로 VMM code를 지원하겠다고 발표했습니다. (실질적으로는 VMM의 function을 OVM 함수를 이용하여 구현한 것이겠습니다)
VMM을 기반으로 작업했던 사람을 OVM으로 끌고 오겠다는 셈이겠지요. (http://www.mentor.com/products/fv/methodologies/_3b715c/cb_rf.cfm 에서 Verification Cookbook을 다운받으실 수 있습니다.)

아래 posting에 댓글 달아주신 홍용재님의 글처럼, OVM은 e, SystemC로 지원할 계획을 가지고 있습니다. 대부분의 interface 함수를 공유하게 될 것이니, 기존의 작업은 그대로 둘 수 있고, e, SystemC를 HVL로 이용하여 모델링 하시던 분들을 역시 적극적으로 끌어들이겠다는 전략으로 해석됩니다.

 

3.

드디어 simulation 가능한 툴이 생겨서 OVM을 좀 보고 있습니다. SystemVerilog의 Class를 참 잘 이용한 것 같습니다. 제가 평소에 하는 프로그래밍이라는 것이 대부분 모델링이라 보통 프로그래밍을 할 때 속도 문제로 OOP는 잘 사용하지 않는데(특히 virtual function의 경우 상당히 느려집니다), 걍 편하게 살자는 마음과 Verification에 한정하니 머리가 편해지는군요. OOP라는 것이 처음에 class design(실제적으로는 상속의 남발 ^^;) 잘못하면 낭패를 보는 경우가 많은데, 대부분의 코드가 공유될 때 편하긴 편하지요.

 

4.

ABV를 여쭈어 보시는 분들이 많은데 SystemVerilog에서 출발해야 할 부분이라고 생각되어서, 취미 삼아 Verilog사용자를 위한 SystemVerilog Guide를 지난달부터 작성하고 있는데, 회사 일과 크게 관련이 없는지라 주말에 집에서 하는 작업으로 한정하고 생각하다 보니 진도가 아주 느립니다. 어느 정도 정리되면 올리겠습니다. (대부분 doulos.com의 Tutorial 자료를 참고하고 있고, 내용에서 빠지는 부분을 채우고, 제 생각에 별로 필요 없는 부분 – 그런게 있나요.. ^^; -은 제외하고 작성하고 있습니다.

  —

쓰고 보니 요즘 문서작업으로 바쁜데.. 그 와중에 또 글을 쓰는 건 뭐지… 라는 생각이 드는 군요. (시험 전달에 이상하게 몰아두었던 만화나 드라마나 심지어 논문이 재미있어지는 것과 비슷한 현상일지도..)

DVCon의 결과..

5 Replies

질문 게시판의 내용이지만, 답변은 여기에 ^^;

http://theasicguy.com/2009/01/27/dvcon-survey-results-what-do-they-mean/ 에 DVCon Survey 결과가 있었습니다. DVCon은 가끔 언급했지만, verification 부분에서 가장 큰 행사 중의 하나이지요. ESNUG에서도 곧 여러가지 설문 결과나 행사 기간동안 가장 많이 팔린 책들에 대한 언급이 있을 텐데요.. 올 한해 책 지름의 기반이 되겠지요.

여하튼, 설문의 결과는 예상대로.. 라고 말씀드릴 수 있습니다.

Design Language로는 Verilog HDL 이 대세
검증에 있어서는 SystemVerilog가 대세

요약하면 이렇게 되는 거죠..

사실 SystemVerilog가 다음 Verilog HDL에 통합될 예정이기 SystemVerilog가 Verilog HDL로 통합 되었기 때문에 전체적으로 VerilogHDL이 휩쓸고 있다고 볼 수 있습니다.

설계 언어로서 Verilog HDL이 각광 받는 건 사용하기 편해서이기도 하고, 많은 검증된 툴이 존재한다는 점 때문이기도 합니다.

SystemVerilog가 검증 언어로서 각광 받는 이유는 verilog로 부터 물려받은 design 부분의 feature이외에 검증을 위한 assertion, coverage, interface에 대한 지원이 이루어져 있기 때문입니다.

특히 high level modeling에 있어서는 C를 따라갈 수 없겠지만, assertion에 있어서는 완전히 PSL을 밀어내버린 거죠.

이렇게 verilog HDL family가 전체 설계/검증 flow를 장악한 이유는 자명합니다. 한가지로 통합하여 사용할 수 있는 언어가 있으면 다른 언어를 배우고자 하는 사람이 적어지는 건 당연하죠.. 게다가 기존에 알고 있던 문법에 몇 가지 불편했던 부분이 추가되고 , 새로운 개념은 완전히 새롭게 문법이 들어오는 형태로 개선되고 있으니 기존 사용자를 잘 흡수한 것이죠.

매년 나온 Survey Result를 생각하면 나중에 좀더 다양한 아이템에 대한 Survey 결과가 나올 것이라고 봅니다만, 설계나 검증에 종사하시고자 하시는 많은 분들께 verilog HDL을 권할 수 있겟습니다.

(추가)
근데, 더 흥미로운 설문은 (아직 샘플의 수가 너무 적어서 뭐라 말씀드리기 힘듭니다만..), 어떤 Verification methodology를 사용할 예정이냐.. (http://www.doodle.com/participation.html?pollId=u5ust5s73h8y9r62 )는 설문이네요.

제 개인적으로 VMM은 좀 툴에 대해서 까다로워서 원래 좀 그랬고, Teal/Truss는 PC에서 돌리기 힘들어서 확산은 힘들것 같았고..(게다가 PLI/DPI 기반이라는 건 컴파일 할때 험난한 여정을 의미하죠..뭐 system verilog SystemC[1]어짜다 SystemVerilog라고 쓴건지 모르겠네요 ^^;도 마찬가지지요.. 이런 C/C++ 기반의 방법들은 gcc 버전에 민감하게 만들어지면 고생길이 열립니다..특히 C++과의 연결은.. )..
여하튼 생각보다 OVM이 지지를 많이 받고 있군요.. 시뮬레이션에 많이 사용되는 cadence와 mentor의 연합이니 그럴 수 있겠다는 생각이 (반면에 약간 툴 버젼을 가리는 것은 아깝습니다. – 물론 지원되는 system verilog 문법 때문에 어쩔 수 없겠습니다만..)


p.s.
2월 들어 첫 딸 돌잔치 준비를 열심히 하느라 집에서 블로그에 들어올 시간이 없었습니다. ^^;
돌 사진 찍은 거 보정하는 것과 성장 동영상 만드는 것을 미뤄두고 있다가 2월 내내 꼬박 퇴근 후 시간을 투자해야 했으니까요.
이제 좀 여유로워졌으니 다시 글이 올라갈 것이라고 생각 해 봅니다. (천성이 양치기 소년이라.. 믿을 수 있을지는..)

Notes & References

Notes & References
↑1 어짜다 SystemVerilog라고 쓴건지 모르겠네요 ^^;

암울한 반도체 시장

1 Reply

1.

요즘 돌아가는 걸 보면 왠지 모르게 폭풍 전야 같다는 느낌을 받습니다(아니 실은 이미 많이 암울해졌지요.). 누구는 IMF 시즌 2라고도 하고.. 이렇게 저렇게 이쪽 업계가 어려워진 건 사실이죠. 비단 이쪽 업계만의 일은 아니겠습니다만, 요즘 들어 고개를 갸우뚱하게 하는 정책들이 발표되는 건 좀 희안하군요.

제가 경제에 대해서 알면 얼마나 알겠습니까만, SoC건 경제건 일관된 protocol로 정확한 signal을 보내주는 것이 중요한 것인데, 일관되지 않은 형태로 signal을 보내주는 건 문제지요. 게다가, 패를 너무 보이고 있는 느낌도 있구요. 너무 단기 처방에 매달리는 느낌도 있고..

예를 들어, IMF이후부터 내수 대신 수출이 먹여 살리고 있다는 건 다들 알고 있던 것인데, 그 원인 파악이 좀 이상하다는 거죠. 단기 내수 진작을 위해서 신용 카드를 활용하는 정책도 있었지만(어느 정도 효과가 있었다는 건 사실이지만, 개인 신용 문제나 가계 부채를 높이는 등의 부메랑이 되어 돌아온 정책입니다), 근 몇 년간 내수 부진의 이유는 부동산의 문제로 보는 것이 더 타당하지 않나 싶습니다. 예전에는 허리띠 죄고 몇 년 열심히 모으면 이라는 공식이 성립했다면, 이제는 허리띠 죄고 몇 년 열심히 모아도.. 수준이 되어가고 있으니, 그 기간 동안 허리띠 죄고있는 동안 소비를 할 수 없다는 것이 정설이겠지요. 이런 사정이니 내수가 살아나기 어렵죠. 뭐, 지금의 사태가 국내만의 문제가 아니란 건 당연한 거고, 위에서 이야기 했듯 국제 경기도 나빠서 수출도 잘 안되니 다른 나라들보다 좀 더 취약한 모습을 보이고 있는 것이겠지요.

 

2.

이쪽 업계 사정으로 돌아와서 반도체 시장들의 매출이 상당히 암울하군요. ARM이 이번 분기 매출과 이익이 모두 증가하는 등 기염을 토한 반면, 대부분의 회사들이 적자를 기록했거나, 매출이 감소되었거나.. 뭐 그런 사정입니다. 예를 들어, STMicro $ 289 million, Atmel $ 4.7 million, Actel $1.37 million의
적자를
기록했고, Hynix도
상당한
적자를
기록한
것으로
알려져
있습니다. Fab에 있어서도 UMC 적자, SMIC 적자, Chartered는 TSMC에 팔린다는 루머도 있고, 업계 1위인 TSMC는 수익이 정체되어 있으며, Amkor는 수익 급락등등의 소식이 있습니다. 여기에, TI는 프랑스 지사의 감원과 CSR의 감원 소식도 있고요. 시장 조사 기관인 iSuppli 의 경우 부정적인 2009년 전망을 내놓았고, 대부분의 업계에서 2009년 전망을 어둡게 보고 있습니다[링크]. 원래 반도체 업계가 주기를 타기 때문에 어느 정도 불황을 예상했더라도 이것이 국제적인 불황과 맞물려서 그 정도가 심해지는 형태라 하겠습니다.

 

3.

어느 회사나 그렇겠습니다만, 새로운 칩은 새로운 서비스를 보면서 만들어야겠지요. 불황에도 지갑을 열수 있도록 하는 서비스를 보고, 거기에 맞는 시스템을 생각하고, 그 시스템을 맞는 칩을 만들어야 하니, 최소한 3년 정도의 미래는 봐야지 마켓을 잡을 수 있겠지요. 음.. 뭘 만들어야 할까요..