Category Archives: News on SoC & IP design

PSL을 포함한 새로운 VHDL 표준.. Verilog를 넘을수 있을까?

2 Replies

EEtimes를 보니 VHDL 2006 표준이 Accellera에서 승인되어서 IEEE standard 승인을 기다리게 되었다고 합니다.

[wp]VHDL[/wp]은 제 블로그에서도 몇번 다루었듯이, 초반의 열광적인 지지와는 반대로 설계 언어로서는 Verilog에 비하여 점유율을 높이지 못하고 있었지요. (Gartner Dataquest의 EDA 분석책임자인 Gary Smith 씨에 의하면 오늘날 하이엔드 디자인에서 VHDL 사용이 줄고있다고 합니다. [데이터 출처: EETimes])

[wp]Verilog[/wp]의 경우 system verilog에서 assertion과 같은 검증 기능과 더불어 몇몇 검증에 관련된 좋은 기능들이 추가 되었으며, verilog 2005 표준에서 system verilog(IEEE-1800)와 기존의 verilog 표준(IEEE-1364 2001)을 합쳐서 IEEE-1364 2005로 개정한 것이지요.

지금 verification guild와 같은 곳을 가보면 verification의 많은 부분이 system verilog 위주로 진행되는 분위기가 감지됩니다. (comp.lang.verilog에서도 그렇구요..)

이러한 verilog의 강공에 대적하기 위해서, VHDL은 assertion language의 표준인 [wp]PSL[/wp](예전에 sugar로 불리웠던)을 VHDL 표준에 과감히 포함시켜 버렸습니다. !

또 다른 주목할 만한 부분은 IP 보호 기능입니다. 사실 이 기능의 경우 verilog에서는 cadence verilog-XL 시절 부터 있었던 기능이지만, tool dependent하기 때문에 약간 문제이기는 했습니다.(verilog simulation에 있어서 verilog-XL이나, NC-verilog와 같은 툴이 거의 표준처럼 사용되고 있는 상황이니 큰 문제는 없겠습니다만..(ESNUG참조))

과연 점점 사용자 계층이 엷어져가는 VHDL이 이번 표준으로 얼마나 사용자를 되 찾아올지 의문입니다.
왜냐하면, Verilog에서는 기본적으로 강력한 구조적 설계 기능에 검증 기능을 더하는 방향으로 확장되고 있는 반면, VHDL은 기본적으로 behavioral design/verification에 (verilog에 비해)적합한 형태였기 때문이지요.
즉, 설계 부분의 편의성에 있어서는 그리 향상된 것이 없어보인다는 것이 좀 아쉽네요..

Fab과 EDA 업체들.. Fab은 울고.. EDA는 웃고?

Leave a reply

EETimes의 RSS newsfeed를 보고 있노라면, 때가 때인지라 요즘 3/4분기 매출현황들이 이곳 저곳에서 발표되고 있습니다.

뭐, 공돌이라 사실 매출에 별 관심 없기에 별로 신경 안쓰고 제목정도만 보고 있는데요.. 재미있게도 파운드리 회사들은 대부분 매출 실적이 별로인데 반해서, EDA는 실적이 나쁘지 않더군요.. 그래서 좀 봤습니다.

파운드리쪽을 보면…
SMIC는 적자라고하고, TSMC는 흑자폭이 줄어들었다고 하네요.. 아, UMC는 매출이 늘었다네요..
국내 Fab인 동부 전자는 어떤지 모르겠네요. 작년에는 8위 였는데 말입니다.
종합 반도체 회사인 삼성이나 매그나 칩같은 곳은 따로 매출/수익률 발표가 안되는지 모르겠구요..(매그나 칩은 작년 5위였네요!)
GSMC, Siltera같은 신생 Fab이 어떤지도 궁금한데.. 별 소식은 없습니다. (아 검색해보니 GSMC가 2004년에는 가장 성장한 파운드리사로 선정되어 있네요.. ^^; 저희 회사에서는 GSMC 라이브러리 버그땜에 고생한 경험이 있어서 -_-;)

이에 비하여, 3/4분기 내용을 발표한 EDA는 대부분 나쁘지 않군요..
Mentor는 애널리스트의 예측보다 훨씬 많은 수익을 냈다고 보고되었구요..
Cadence같은 경우도 작년 같은 분기보다 많은 수익을 냈다고 하는군요..

파운드리 회사들이 미세 공정에 투자하는 돈보다, EDA에서 미세 공정을 지원하는 툴로 버는 돈이 더 많은 건 아닌지 모르겠습니다. ^^;
미세 공정으로 가면서 예전에는 고려하지 않아도 되었던 문제들이 더 많아지고, 이는 새로운 EDA툴의 구매로 연결되는 것이니까요..
이에 반해서 파운드리 회사는 NRE나 silicon 비용 더 받더라도, 직접적인 기술 투자라던지 장비에 대한 투자가 무시 못할 정도니.. 이런 경향이 더 심해지는 것이 아닌지 모르겠습니다. ^^;

참고로, 2005년 파운드리 회사 순위가 있기에 EETimes에서 가지고 왔습니다.

[#M_파운드리 순위보기|less..|2005년 파운드리 회사 순위

1. Taiwan Semiconductor Manufacturing Co. Ltd. (TSMC) remained as the world’s largest foundry with 44.8 percent market share in 2005. TSMC’s sales hit $8.22 billion in 2005, up 7.2 percent over 2004.

2. Taiwan’s United Microelectronics Corp. (UMC) remained as the world’s second largest foundry with 15.4 percent market share in 2005. UMC’s sales hit $2.82 billion in 2005, down 19.3 percent over 2004.

3. SMIC jumped from fourth place in 2004 to the third spot in the 2005 rankings with 6.4 percent market share. SMIC’s sales hit $1.17 billion in 2005, up 20.1 percent over 2004.

4. Chartered fell from third place in 2004 to the fourth spot in the 2005 rankings with 6.2 percent market share. Chartered’s sales hit $1.13 billion in 2005, up 2.6 percent over 2004.

5. IBM Corp. remained as the world’s fifth largest foundry with 4.5 percent market share in 2005. IBM’s foundry sales hit $832 million in 2005, down 2.1 percent over 2004.

6. South Korea’s MagnaChip Semiconductor Ltd. jumped from seventh place in 2004 to the sixth spot in the 2005 rankings with 2.2 percent market share. MagnaChip’s foundry sales hit $396 million in 2005, up 10 percent over 2004.

7. Taiwan’s Vanguard International Semiconductor Corp. fell from sixth place in 2004 to the seventh spot in the 2005 rankings with 1.9 percent market share. Vanguard’s foundry sales hit $354 million in 2005, down 9.8 percent over 2004.

8. South Korea’s Dongbu Semiconductor Ltd. jumped from ninth place in 2004 to the number eight spot in the 2005 rankings with 1.9 percent market share. Dongbu’s sales hit $347 million in 2005, up 4.2 percent over 2004.

9. China’s Shanghai Hua Hong NEC jumped from tenth place in 2004 to the ninth spot in the 2005 rankings with 1.7 percent market share. The company’s foundry sales hit $305 million in 2005, down 5.7 percent over 2004.

10. U.S.-based Jazz Semiconductor Inc. jumped from 12th place in 2004 to the tenth spot in the 2005 rankings with 1.1 percent market share. The company’s sales hit $210 million in 2005, down 4.5 percent over 2004.

_M#]

Mentor의 Summit Design 인수!

Leave a reply

우와~! 오늘 mentor graphics가 summit design을 인수했습니다.

[wp]Mentor Graphics[/wp]는 뭐 다 아시다시피 EDA업계의 number3 이죠..^^; (누가 넘버 쓰리래~! 넘버 투지.. 라고 멘토 다니는 제 친구는 이야기할지 모르겠지만, 작년 매출상에서 넘버 쓰리 맞습니다…여하튼)
Mentor의 (실질적인) 대표적인 툴로는 calibre, FPGA advantage, Modelsim등이 있는데, 아마도 modelsim이 front-end 설계자들 사이에서는 가장 유명할테구요.. 실질적으로 돈이 되는 분야는 calibre라고 들었습니다.

여하튼… 다시 돌아와서..
Mentor의 요즘 행보를 보면 system level design & verification에 아주 집중하고 있는 모습을 보여주고 있습니다.
여러가지 [wp]systemC[/wp]와 [wp]SystemVerilog[/wp]기반의 platform들을 연이어 출시하고 있구요..(지난 posting에서 잠시 소개해 드렸던 AVM도 있습니다만..) 투자도 열심인 듯 하더군요.

그러더니만… 역시 system level design & verification 부분에서 걸출한(그러나 국내에는 참 안알려진) summit design을 인수 했습니다.
summit design은 2000년도에 이미 시스템 디자인을 위한 virtual CPU라는 툴과 visual Elite라는 툴을 출시했으니, 시스템 설계/검증 부분에서는 아주 오래된 기업입니다.

저는 개인적으로 summit design과 여러가지 인연이 있는데요..

우선 제가 다니는 회사가 아주 예전에는 summit design korea라는 이름으로 출발했었고(네.. summit design 툴을 파는 회사였습니다), 제가 예전에 처음 HDL을 배울 시절(97년)에 Visual HDL for VHDL이라는 graphical HDL entry툴을 이용해서 설계/검증을 했었고, 약 2년간 제 주력 툴이었습니다. (사실 랩의 설계용 주력툴이었습니다. ^^;)
아직도 개인적으로 Visual HDL for verilog의 node lock키를 가지고 있고, HDL 결과를 그림으로 보여주는 툴 중에서는 가장 좋은 툴이라 생각하는데 변함이 없습니다. (FPGA advantage의 debussy보다 훨씬 좋습니다!)

단지.. HDL entry툴이라는 것이 text editor와의 싸움에서 비참하게 패배했다는 것이 문제겠지요..(entry가 아닌 분석 및 document용으로 아직도 가끔은 씁니다..)

Visual Elite for HDL.. 대부분의 툴이 visual HDL과 같군요.


딴 이야기로 흘렀군요..

맨토에서 summit design을 얼마에 인수했는지 알려지지는 않았습니다만, System Level design쪽에서 GUI 기반의 툴이 상당히 창궐하는 분위기에 적절하게 mentor에서 summit을 인수해서 이런 분위기가 더 힘을 받을 것이라 생각되는 군요.

맨토가 과연 시스템 수준 설게에서 어떤 결과를 낼지 궁금하군요..