http://babyworm.net/tatter/ 프로세서, SoC, ASIC 설계에 대한 재미난 이야기들. 그리고, 쉼표... ko Mon, 7 Jul 2008 18:46:31 +0900 Textcube 1.6.2 : Arpeggio http://babyworm.net/tatter/attach/1/1116260898.jpg http://babyworm.net/tatter/ 140 134 프로세서, SoC, ASIC 설계에 대한 재미난 이야기들. 그리고, 쉼표... http://babyworm.net/tatter/104#comment154 학창시절 VHDL 다뤄본 적이 있다고 나선 입사동기 형은 현재 맡고 있는 업무가 VHDL-to-Verilog code converting 작업;; 게다가 VHDL은 Verilog보다 EDA 툴 선택의 폭이 좁아서 설계자동화팀에서도 싫어해요~ (gnil) http://babyworm.net/tatter/104#comment154 http://babyworm.net/tatter/104#comment Fri, 17 Nov 2006 09:04:04 +0900 http://babyworm.net/tatter/104#comment155 그분 개인적으로는 좀 지겨운 일이시겠네요.. :) 예전에 썼던 기억으로는 VHDL쪽도 참 괜찮은데, 설계할때 사람을 귀찮게 하는 측면이 많고 괜찮은 툴이 별로 없다는(지금은 거의 해결되었지만)것이 문제지요. 요즘 검증쪽 보고 있는데 확실히 검증쪽은 VHDL이 좋은거 같네요.. (babyworm) http://babyworm.net/tatter/104#comment155 http://babyworm.net/tatter/104#comment Fri, 17 Nov 2006 21:19:55 +0900