http://babyworm.net/tatter/ 프로세서, SoC, ASIC 설계에 대한 재미난 이야기들. 그리고, 쉼표... 2010-08-13T19:05:25+09:00 Textcube 1.7.6 : Staccato (gnil) http://babyworm.net/tatter/112#comment168 2006-12-01T09:23:50+09:00

회사(구체적으론, 설계자동화팀) 입장에선 PSL 보다는 system verilog이나 0-in을 좀 더 밀고 싶은 것이... 뭐랄까... 대세, EDA vendor들의 지원, 가능하면 주석이 없더라도 코드만으로 쉽게 해석이 가능한 언어 등등의 특징을 들어서 말이죠... 저야 뭐... SPICE simulation만 돌리니 이런 경향에 자꾸 멀어지는 것 같아요 ㅠ.ㅠ 다만 SPICE simulation 돌릴 때두 full-chip 같은 level에선 assertion 같은 거 있으면 좋겠는데 싶습니다 ㅋㅋ;; 그나저나 빨간책이 녹색으로 변하니 눈에 확 들어 오네요~ ㅋㅋㅋ ( 책이 얼릉 좀 사달라구 그러는 듯 ^^; )

(babyworm) http://babyworm.net/tatter/112#comment169 2006-12-02T13:31:05+09:00

EDA의 지원이 가장 절실하겠지요. systemC보다 system verilog를 지원하는 것이 EDA쪽에서 유리하다는 측면, e/vera와 같이 tool dependent한 것보다 systemC/systemVerilog를 지원하는 것이 각각 더 유리할 것이라는 기대.. 이런것들이 이후 언어를 결정하겠습니다.