디지털 로직하는 사람들한테 타이밍 관련된 문제에서 가장 골치 아픈 것이 metastable 문제이라고 말씀 드렸었습니다. 사실, metastable을 피하는 방법은 예전에 한번 posting한 적이 있는데요.

요즘 IT-SoC의 온라인 강의를 듣다 보니 관련 내용이 있어서 간단한 팁을 하나 올립니다.

Metastable을 피하는 가장 머리가 편한 방법은 2개의 F/F을 직렬로 사용하는 2-flop 방법입니다. 저렴한 방법으로는 하나의 F/F을 사용하는 1-flop 방식도 있습니다만, 1-flop 방식은 첫 번째 F/F이 공교롭게 meta level에 걸리는 경우 뒷부분의 회로가 영향을 받아서 망가질 수 있는 단점이 있지요.

여하튼, 비동기적인 방법(stoppable clock과 같은 방식)을 사용하지 않는 경우에는 F/F을 부가하는 것이 가장 간단한 방법이라는 것이죠.

그런데, 1-flop이던 2-flop이던 F/F을 이용하여 동기화기(synchronizer)를 만들고 이 회로에 대한 타이밍 시뮬레이션 할 때, 동기화기로 사용한 F/F이 setup/hold timing을 만족하지 못하는 경우 F/F의 출력이 unknown으로 되어 전체 시뮬레이션이 망가지는 경우가 있다는 점이지요.

이 부분에 대하여 요즘 듣고 있는 강좌에서는 해당 Synchronizer를 instance할 때 특별한 이름(synchronizer)을 주고 이 부분에 대한 SDF를 조작해 주는 방법을 이야기했는데요.. 사실 좀 귀찮죠.. SDF 뽑은 다음에 조작하려면 손으로 하던지(설마요..^^;), scripting을 해야 하는데 말이죠.

쉬운 방법은 system_task를 사용하는 겁니다.

VerilogXL이나 NCverilog에서는 다음과 같은 명령이 있습니다. (Modelsim은 안써봐서 모르겠습니다.)

잠시 구글링 해보니 Modelsim에서는 다음과 같이 하면 되는 군요.

실제적으로 사용할 때는 synchronizer에 대하여 timing체크를 안하도록 하는 명령을 disable_path같은 곳에 주욱 나열하고 필요한 경우에 include해서 사용하는 거죠. 사실 이 disable path list는 false_path 잡을 때도 사용이 되겠지요.

상당히 간단한 TIP입니다만, 모르면 고생하는 그런 내용이죠. ^^;

EDA design line에서 선정한 2008년 가장 인기 있었던 설계 관련 article들

• Algorithmic synthesis for video post-processor design
• Understanding Clock Domain Crossing Issues
• Unified Verification for Hardware and Embedded Software Developers
• Planning, adopting and implementing adaptive reuse
• A SystemC/TLM based methodology for IP development and FPGA prototyping
• Opportunities in Analog Verification
• Topology Planning and Routing
• Low power design for analog/mixed signal IP
• Utilizing Clock-Gating Efficiency to Reduce Power
• Software-Defined Radio Platforms
• EDA Vendors Reference Charts

읽어 본 Article 이 3개 밖에 없는 걸 보니 올해는 놀았군요. 그나마 기사의 내용이 제대로 기억나는 건 한편에 불과해요. 참 수고 많았어요. 여러 가지 잡일과 구현에 집중한 한 해를 보낸 2008년.

2008년은 개인적으로 상당히 많은 일이 있었습니다. (그래서, 글의 범주가 개인적인.. 으로 되었습니다. ^^;)

개인적으로는 한 아이의 아빠가 되었고, 짧은 용인 생활을 마치고 수원으로 이사를 했습니다. 아이와 안사람에게 좀 더 신경 써 주지 못하는 점은 항상 마음이 아픕니다.

업무에서는 이루고자 했던 목표를 거의 충실하게 수행되었습니다. 중요하게 생각하는 국책 과제의 첫 해를 기술적/심리적으로 의미 있게 수행하였고, 프로세서나 몇몇 엔진과 MPSoC 플랫폼에 있어서도 어느 정도 도전할 수 있는 수준에 올라왔습니다.

아쉬움도 많이 남습니다.

피로에 쪄들었고, 간단한 문제를 간과하였으며, 부지런하지 못하여 불명확한 지시를 내리고, 부정확한 결과에 "화"를 많이 내기도 했습니다. 나의 생각과 다른 이의 생각이 같지 아니한데, 한 해 동안 무언가에 쫓기듯 하게 허겁지겁 달려와서 옆을 잘 보지 못했습니다. 결과에 비하여 실질적인 반전을 노릴 만한 계기를 이루지도 못했습니다.

정치력이 부족한 것인지 모르겠습니다만, 충분히 경쟁력 있는 기술을 만들고, 이를 바탕으로 회사 전체의 분위기의 반전을 노리려고 했으나, 아직은 발판만 마련한 상태에서 상태에서 정치적 타격을 입었다는 점은 아깝습니다. 한 두 발자국 정도 남았는데 말이죠.

쉽게 생각해서 이런 일을 두 번째로 겪고 나니 '일상다반사'로 치부하고 그냥 툭툭 털고 일어나기에는 좀 아프군요. 가끔은 내가 한 선택에 후회를 할 때가 있는데, 연말이니 이런 생각이 드는 것이겠지요.

남은 2008년까지는 고민하겠습니다. 2009년에는 어떤 일이 생길지 기대가 됩니다만, 꽉 조여져 있는 나사를 반쯤 풀어놓을까 생각합니다. 성격상 가능할지 모르겠습니다만..

박사 과정 때 저의 은사님께서 '생활과 공부를 잘 합치는 것이 박사과정에서 배워야 할 일'이라고 말씀하셨는데, 배움이 부족해서 아직은 균형을 못 잡고 뒤뚱거린 것 같습니다. 괜한 조바심으로 힘들게 한 것 같아 회사 후배들한테도 미안하고요. ^^;

가끔은 느슨하게 흘러가도록 하는 것이 더 원활하게 진행될 수 있을 것이라 생각합니다. 정신건강을 위해서라도요.. ^^;

1.

Picasa를 이용해서 이리 저리 둘러보다 발견한 그림.

한창 NBA 붐이 일어났던 그 시절.. Chicago Bulls. 최고의 팀.

그 당시에 정말 농구 붐이었죠. 최고로 수비적이면서 최고로 공격적인 팀.. 가장 드라마틱한 순간을 만들어내는 팀. 그런 이야기가 무색하지 않았습니다. 개성 강한 플레이어들을 묶는 Jackson 감독이 있었기에 가능했던 것이라 생각되는 팀이지요.

올랜도 매직, 시애틀 슈퍼 소닉스와의 결승도 재미있었지만, 가장 재미있던 경기는 아무래도 재즈와의 경기였지 않았나 싶어요. 극적이기도 하고.. 나중에 youtube에서 찾으면 link하도록 하죠.

또 보고 싶네요.

2.

이런 저런 초대장이 생겼습니다. 뿌립니다.

• TiStory 초대장 8매: 이제야 다들 가입해서 별로 필요할것 같지 않지만.. 리플로 e-mail 주소 주시는 분이 혹시라도 있으시면 보내드립니다.
• Miang 초대장 5매: 요즘 한창 난리인 초고속 P2P 미앙 초대장입니다. 미앙 P2P와 e-donky를 엮은 듯 하던데, 회사에 있는지라 제대로 사용은 못해봤습니다. 주변 반응은 괜찮은 듯 해요. 역시 리플로 e-mail 주소 주시는 분이 있으시면 보내드립니다.

e-mail 주소도 소중한 정보니까, 필요하시다면 비밀글로 써주세요

3.

메리 크리스마스!

[출처: blueroof.wordpress.com]

어려운 시기이지만 모두 좋은 결과 있기를 바라겠습니다!!!

사내에서 정보 공유차원에서 만들어놨던 Mediawiki 서버(라고 불리는 PC)가 4년간의 긴 생을 마감하고 장렬히 배를 째셨다. 급거 새로운 서버(역시 PC.. 회사에 남는 놈들 중에서 참한 거 하나 골라서..)를 하나 만들어 이전 작업..서버야 예전부터 만져봐 왔던 것이라 큰 부담없이 시작했는데, 예상외의 삽질 몇 가지. 또 삽질할 때를 대비하여 적습니다.

1. 계정명이 한글인 경우 깨진다.

원래 DB가 utf-8로 운영되고 있던거라 mysqldump 에서 utf8로 잡았고, 받는 서버도 utf-8로 설정해도 소용 없었음. 포기. 내용이 살아 있다는 데 만족하다.

2. MySQL 1054 에러 발생하면서 첨부 파일이 있는 문서에 접근 할 수 없다.

PERIC.COM 님의 블로그에서 답을 얻음. sql 테이블의 형태를 변경시켜주어서 해결

3. 멀쩡히 로그인 잘 되던 wiki가 어느날 갑자기 로그인이 안된다.

가장 고생한 부분. 꼬박 3시간 삽질했음.. (아.. 고급인력(?)이 이런 것에 3시간이나 허비하다니..)

처음엔 Common.js 나 Common.css를 잘못 설정한 것이나, extension 설치 실수, 혹은 mysql db가 꼬였을 것으로 예상(공교롭게 이런 작업 한 다음날부터 로그인이 안되어서..)했으나, 실제로는 php.ini의 설정에 따라 MediaWiki 의 로그인이 영향을 받을 수 있다는 점을 발견

새 서버에 공간도 넉넉하고 해서 그냥 php.ini에서 post_max_size 변수를 integer로 잡았는데, mediawiki의 로그인 부분에서 post_max_size가 너무 크게 설정되면 로그인이 안된다는 mediawiki 사용자 포럼의 글을 발견하고, 수정…. 다 잘됨.. orz

그것도 모르고, mysql 에서 mw_user table을 헤집고 다녔다..mysql 쿼리를 직접 콘솔에서 다루기는 거의 7년 만인듯..

예전에 운용하던 것이 큰 문제가 없고, 외부에서 접근하지 못하도록 막아둔 설정이라 귀찮아서 업데이트도 안하고 몇몇 분들이 extension깔아달라고 해도 안 깔았는데, 이번에 대거 업데이트 및 extension 설치 중입니다.

이제 viewvc 설치하고, mantis만 복구하면 끝인데, mantis는 복구하지 말고 그냥 wiki로 대치할까 생각 중이다. 상대적으로 mantis의 사용빈도가 급감해서..

그나저나, 역시 삽질을 해야 내공이 쌓이는지 덕분에 mediawiki의 운용 방법을 아주 약간 더 알게 되었습니다.

1.

지난 12월 3일자로 공개되었으니 한 1주일 되었습니다만, OpenVG 1.1 spec이 공개되었습니다.

이번 OpenVG 스펙에서 가장 중요한 사항은 Glyph 관련된 부분입니다. 즉, font 처리 부분이지요. 사실 이전 OpenVG에서도 Font 처리가 어려운 것은 아니었습니다만, font 관련된 다양한 hint를 사용하기는 조금 무리가 있었지요. 이번 OpenVG 1.1 스펙 공개와 더불어 OpenVG RI(reference implementation)부분도 1.1이 공개되었는데, Tessellation 부분은 기존의 구현과 그다지 다르지는 않아 보입니다. (몇 부분 수정이 있기는 합니다만 상당히 미미하구요..). 무지막지하게 비효율적으로 구현되어 있던 rasterizer 부분은 당연하게도 변경되어 있습니다. 무대뽀 scanline rasterization에서 그나마 Bounding box와 scissor를 체크해서 edge를 처리해 놓고 scanline rasterization을 진행하는 방법으로 바뀌었습니다. (뭐, 실제 적용할 때는 알아서들 바꿔 사용하시겠지만.. )

요즘에 회사 사정상 마이크로 프로세서 만 하고 있는 것이 아니라, 작년부터 Graphic/Video processor architecture와 algorithm에도 손을 대고 있습니다. 작년에는 적극적으로 개입했다기 보다는 알고리즘과 아키텍쳐에서 방향을 좀 잡아주고, 조언을 해주는 정도의 역할이었다면, 올해 말부터는 적극적으로 알고리즘과 아키텍쳐 모두에서 손을 대고 있습니다. 예전에도 한번 3D GPU와 관련되어 일을 하려고 했던 적도 있었고, Motion Estimation 관련된 일도 한적이 있어서 아주 생소한 일은 아닙니다만, 그래도 오랜만에 행렬과 삼각함수가 머리를 아프게 하지요. 학교 다닐 때 embedded microprocessor에서의 효율적인 DSP 확장 부분을 논문 테마로 한 적도 있으니, Audio/Video 관련 일이 상당히 인연이 있나 봅니다. 예전에 학교 다닐 때 '좀 더 열심히 신호 처리와 그래픽 쪽을 들어둘 껄'이라는 생각이 항상 듭니다. (얼마 전에 만난 신호 처리 전공한 선배 형은 '내가 ASIC 관련 회사에서 일할 줄 몰랐다.. 그때 반도체나 아키텍쳐 관련 수업 잘 들어둘걸..'이라는 말씀을 하시더군요..) 결론은 학교에서 배우는 모든 과목을 내용을 사회 나와서 어떻게 만날지 모르니 항상 열심히 들어두자! 라는 거죠. ^^;

여하튼, Audio/Video쪽이 알고리즘도 풀어나가는 재미가 있습니다만, 이쪽 분야의 결과물들이 직관적이라 마음에 든다는 거 ^^;

2.

Formal verification 방법 중 수학적인 등가성(equivalence)를 체크하는 방법은 그다지 흥미가 가지 않습니다. (kal9님이 말씀하신 것이 이것인지 확신은 없습니다만.. 요즘엔 다른 assert도 formal verification의 범주에 넣는 경우가 많아서리..)

뭐, 예전에 formality와 같은 프로그램을 사용하여 RTL과 post-synthesis간의 관계를 체크한 적은 있습니다만, 그야 말로 매뉴얼보고 해 본 것이지, 할 줄 아는 수준은 되지 못합니다. 게다가, CAD툴이 합성해 놓고서 그것이 잘 되었는지 다른 툴로 확인해봐라.. 근데, 그 다른 툴은 돈을 내야 해.. 하는 것이 좀 인간적으로 그렇지요.. ^^;

예전에 P&R 할 때도 가끔 느끼는 건데, 저처럼 semi-custom과정을 사용하는 사람은 합성 netlist까지만 잘 나왔는지 보고, 그 다음은 IC Station이나 Astro같은 P&R툴을 사용했는데, 가끔 지가 P&R 해 놓구서 LVS나 DRC에서 에러를 뻑뻑 띄우면 어쩌라는 건지.. 라는 생각이 들 때도 있어요. 물론 CAD툴이 사용하는 것이 heuristic 알고리즘이니 그럴 수 있다쳐도, LVS나 DRC가 안되는 이유가 왜 그런지는 알려줘야 할 거 아니에요.. 물론 요즘에야 많이 익숙해져서, 뭐뭐 에러가 나오면 어디 congestion이 심해서 그런 것이라던지 하는 감이 있어서 floorplan 단계에서 잡지만요.. 말 그대로 Computer-AIDED design이라서 그런걸까요..

3.

얼마 전에도 적었습니다만, 이쪽 업계 사정이 요즘 심각하게 안 좋지요. 저희 회사도 예외는 아닙니다. 칼바람이 불고 있지요. 착찹합니다요. 이럴 때 준비를 잘한 회사는 빛을 발한다는데, 뭐 그다지 준비를 잘한 회사는 아니니까요. 이제부터라도 정신차리고 내실을 다지는 방향으로 잘하면 되죠.

여하튼, 환율 문제로 fab 한번 타는데도 돈이 무지하게 들어가니 IP만들기도 쉽지 않아졌습니다. 제가 담당하고 있는 국책 과제도 과제비로 MPW 타기도 쉽지 않은 상황이 되어 버렸으니까요. 이쪽 업계가 한번은 크게 흔들릴 수도 있겠습니다.